1. Kondisi[KEMBALI]
Percobaan 5 Kondisi 1: Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=1, B2=don’t care.
2. Komponen[KEMBALI]
a. J-K flip-flop 74LS112
b. 1 buah clock
c. 4 buah saklar SW-SPDT
d. 2 buah resistor 220 Ohm
e. 2 buah LED kuning
3. Gambar Rangkaian[KEMBALI]
4. Video Simulasi[KEMBALI]
5. Prinsip Kerja Rangkaian[KEMBALI]
Pada rangkaian diperoleh masukan asinkron Set (B1) dan Reset (B0), dan pada pin Clock adalah aktif rendah. Artinya suatu keadaan input rendah atau "0" pada pin Set akan membuat flip-flop dalam mode operasi Set (output Q berlogika "1") dan suatu keadaan input rendah atau "0" pada pin Reset akan membuat flip-flop dalam mode operasi Reset (output Q berlogika "0").Kondisi pada modul yaitu asinkron Reset. Sehingga pada saat input B0 atau Reset berlogika "0" dan B1 atau Set berlogika "1", maka output Q akan berlogika "0" dan Q Not akan berlogika "1", sehingga input pada kaki J, K, dan Clock akan diabaikan karena outputnya tidak akan berubah walaupun input J, K, dan Clok berubah-ubah.
Tidak ada komentar:
Posting Komentar