Devianda Ananta Sandri (1810951028): Voltage-Multiplier Circuit

DAFTAR ISI

1. Tujuan

a. Mengetahui apa itu voltage-multiplier circuit
b. Mengetahui rangkaian dari voltage-multiplier circuit
c. Mengetahui fungsi dari voltage-multiplier circuit

2. Alat dan Bahan

Komponen-komponen yang digunakan:

C1 =1000µF ,C2 =3300µF

R1 =560Ω

D1,D2 =1N4002

TR1 = Tran-2P25

Aplikasi : Proteus Profesional V.8.0

3. Teori

Pengganda tegangan(votage multipler cicuit) adalah sebuah rangkaian yang dapat melipatgandakan daya listrikAC bertegangan rendah menjadi tegangan DC yang lebih tinggi dengan menggunakan prinsip kerja kapasitor(kondensator) dan diode yang dirangkai menjadi jaringan tertentu. Pengganda tegangan yang paling umum adalah pengganda deret separuh gelombang, atau dikenal dengan aliran Villard

Contoh pengganda tegangan villard:

Cara kerja rangkaian pembagi tegangan:

Pelipat-Ganda ½ Gelombang

Dari gambar a, pada siklus positif dari tegangan input (trafo sekunder), diode D₂ reverse biased, dan diode D₁ forward biased. Kapasitor C₁ akan charging mencapai tegangan sekitar Vp_(in) -0,7V. sedangkan kapasitor C₂ masih belum terisi muatan (karena dihubung-singkat oleh diode D₁).

-Vtrafo - VC1 +VC2 = 0

-Vm - Vm + VC2 =0

from which

VC2 =2Vm

Gambar b pada siklus negatif dari sumber (trafo sekunder), D₂ forward biased dan D₁ reverse biased. Kapasitor C₂ akan charging sampai mencapai tegangan sekitar 2Vp (yaitu: mendapat charging dari trafo sekunder dan dari kapasitor C₁). Demikian seterusnya untuk siklus berikutnya.

Pelipat Ganda Gelombang Penuh

Dari gambar a, pada siklus positf dari tegangan input (trafo sekunder), diode D₂ reverse biased, dan diode D₁ forward biased. Di sini, kapasitor C₁ akan charging sampai mencapai tegangan sekitar Vp_(in) (abaikan tegangan yang terjadi pada diode D₁). Sedangkan kapasitor C₂ masih belum terisi muatan (karena diode D₂ reversed biased).

Gambar b pada siklus negative dari sumber (trafo sekunder), D₂ forward biased dan D₁ refersed biased. Kapasitor C₂ akan charging sampai mencapai tegangan sekitar Vp_(in).

pada keadaan steady state, tegangan output adalah jumlah dari tegangan yang terjadi pada tegangan yang terjadi pada kapasitor C₁ dan C₂, yaitu = 2Vp.

4. Rangkaian